在看各种封装原件的原理图的时候总能看到很多的触发器，而且是一个关联着另一个，看着都头大，更别说分析了。小编试着整理了一下触发器的工作原理，希望大家喜欢并关注哦！
触发器是时序逻辑电路的基本单元。
时序逻辑电路的特点：它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序逻辑电路具有记忆功能。
双稳态触发器具有的分类：
先讲解RS触发器
基本 RS 触发器由两个与非门交叉连接而成，使其具有记忆功能。（大家静下心来看看，这里的交叉到底实现了什么样的效果，这是真正的精髓所在！）
它有两个输出端 Q 和Q非（实在打不出图片上的效果），两者的逻辑状态应相反。
有两个稳定状态：
Q = 0，Q 非= 1，称为复位状态(0 态)；
Q = 1，Q 非= 0，称为置位状态(1 态)。
需注意点：
1、该触发器为低电平有效，所以大家在理解的时候需要特殊注意。
2、抛开高低电平不看，我们很容易发现的是：给SD非一个触发，则Q为高电平：给RD非一个触发，则Q为低电平。
3、两个输入不能同时为低电平，否则状态不能确定，也是不能出现的状态。
分享到:
閱讀更多 機械電子學習札記 的文章
