在最近召開的 ISSCC 2020 上面，AMD 分享了很多關於去年推出的 Zen 2 架構的細節內容，現在我們找到了相關的報道和當時的演示稿，一起來看看 AMD 分享了哪些有趣的東西。
首先是 Zen 2 架構的特點，它是一個能完整覆蓋當前市場的架構，上至服務器下至移動端，它都可以勝任，一個核心架構橫跨幾乎所有的平臺。
圖片來自於 PC Watch，下同
Zen 2 架構相對於 Zen 架構有較大的改動，包括使用了全新的 "TAGE" 分支預測器，優化過的 L1 指令緩存，兩倍的微指令緩存，兩倍的浮點單元數據寬度，第三代 AGU，加大的各種調度器、指令存儲隊列，兩倍的 L1 數據緩存讀寫帶寬，單個 CCX 擁有兩倍的 L3 緩存。以上這個改動促成了 Zen 2 相對於 Zen 有超過 15% 的 IPC 提升。
下面是 Zen 2 單個內核的顯微照片，AMD 標註了不同的功能分區。
每個 CCX 上面的 L3 緩存實際上是可以被細分成 4 組，每組 4MB 大小。
Zen 2 的單個 CCX，已經是老生常談了的四核 16MB L3 配置。
不過有趣的是，AMD 還介紹了兩種新的 CCX 配置方式，一種是在剛發佈不久的 Ryzen 4000 系 APU 上面使用的四核 4MB L3 配置，另外還有一種是還沒有見到實際產品的雙核 4MB L3 配置。
接下來講的是 Zen 和 Zen 2 在工藝上面的差異，一個是 GF 的 14nm FinFET 工藝，一個是臺積電的 7nm FinFET 工藝。
可以看到新工藝帶來了相當高的晶體管密度提升，在同樣的四核配置下，Zen 2 單個 CCX 在 L3 倍增的情況下其面積是比 Zen 的單個 CCX 小上 12.7mm2 的。
工藝上面的進步是 Zen 2 能效比大幅提高的主要來源，但也可以看到架構上的調整也是一大重要因素。
最終達成的，是在單個插槽上面置入兩倍的核心數量，也就是單片最大 64 核是通過架構、工藝雙方共同改良而達成的。
在單核表現上面，Zen 2 的單核也更為省電。
最終，Zen 2 完成了非常大的進步。
這張幻燈片介紹的是不同市場中的處理器採用的不同封裝策略，可以看到，CCD 都是一樣的，而 IO Die 是有很大區別的：在 Ryzen 系列桌面處理器上面使用的是桌面級的 IO Die，其面積為 125mm2，而在 EPYC 2 和 Ryzen Threadripper 上面，用的是服務器級的 IO Die，其面積高達 416mm2。
後面還在繼續誇臺積電的 7nm 製程，它幫助減小了單個 CCD 的面積。這裡 AMD 也給出了他們為什麼採用 MCM 的理由，由於在服務器和桌面端，很多任務都是 IO 密集型的，而對於這部分單元來說，更好的工藝並不能帶來顯著的性能提升，反而會增加很多成本。於是 AMD 選擇將整個處理器（實際上是 SoC）分區，將 CPU 內核與 IO、內存部分解耦，後面模塊採用老一代的工藝進行製造。
另外，為什麼說 Zen 2 處理器實際上是個 SoC 呢，因為上面還集成了一些其他的微處理器，或是用於電源管理，或是用於溫度監視。
AMD 隨後具體介紹了他們採用的 MCM 封裝方案的一些細節，包括芯片間互聯的電路佈局和基底針腳電路佈局。
最終這套 Chiplet 多芯片方案幫助他們在服務器產品上面節約了非常多的成本，官方給出的數字是，48 核產品大致節約了 100% 的成本，而 16 核的產品也約莫節約了 40% 的成本。
同樣，在桌面端，Chiplet 也是有著相當大的成本優勢，常見的八核產品大致能夠節省約 20~30%，而 16 核產品更是能夠省出 100% 的成本，甚至這塊 IO Die 還可以用來做成 X570 芯片組。
不管怎麼看，Zen 2 都是相當成功的一代處理器架構，微觀方面，內核 IPC 相對上代有 15% 的提升，已經接近對手沿用多年的架構的水平，在臺積電 7nm 工藝的助力下，它還實現了能耗比方面的大幅進步。宏觀方面，採用 Chiplet 多芯片的封裝方式讓 AMD 有效控制住了產品的成本，另外帶來的一點好處是產品線具有相當的可擴展性，往基板上面加核心，不行就換大基板，換大號 IO Die，最終我們看到了 AMD 迅速鋪開 Zen 2 產品線，下至六核，上至 64 核，給客戶提供了豐富的選擇，而且新的面向移動端的處理器也已經蓄勢待發，我們馬上就能見到了。
閱讀更多 砍柴網 的文章
關鍵字: 中央處理器 解析 臺灣積體電路製造公司
