地址鎖存概述
由於51單片機的P0口是地址和數據複用，所以如果要想利用P0口的地址進行譯碼，就必須對P0口的地址輸出進行暫時鎖存，以便在後面時序中進行利用。目前，根據51單片機的時序特性，在進行地址鎖存時一般可以採用兩種地址鎖存方案：高電平地址鎖存法和下降沿地址鎖存法，需要說明的是，這裡所述的“高電平”和“下降沿”兩個概念是針對51單片機的ALE端信號而言。下面結合具體的電路詳細介紹。
1. 高電平地址鎖存法
高電平地址鎖存法中選用74LS373或者74LS573芯片，以74LS573為例，其真值表如表4-5所示。
表4-5 74LS573真值表
由真值表不難看出，這個芯片的特點是在輸出控制端OE有效(低電平)的前提下，當鎖存端LE為高電平時，輸出端Q隨著輸入端D變化，而當LE為低電平時，輸出端Q保持上一次的輸入端數據，這樣的邏輯正好符合有關單片機ALE端信號的變化情況，即ALE端為高電平時，單片機P0口的低8位地址信號輸出到74LS573的輸入端，而輸出端跟隨變化，一旦ALE變為低電平，74LS573便不再跟隨單片機的P0口地址變化，因為這時(應該是過一會兒)P0口馬上就要輸出8位“數據”了，這樣便完成了單片機低8位地址的鎖存。如圖4-21所示為單片機的高電平地址鎖存法接線圖。
圖4-21 單片機的高電平地址鎖存法接線圖
2. 下降沿地址鎖存法
下降沿地址鎖存法在實際設計中並不是很常見，但是這裡仍做一個簡單的介紹，目的是讓讀者開拓思路，瞭解問題的實質。在這種方法中選用74LS374或者74LS574芯片，以74LS374為例，其真值表如表4-6所示。
表4-6 74LS374真值表
由真值表不難看出，這個芯片的特點是在輸出控制端
有效(低電平)的前提下，當鎖存端LE輸入上升沿信號時，輸入端D的信號才能送到輸出端Q，而當LE為非上升沿時，輸出端Q保持上一次的輸入端數據，這樣的邏輯正好符合我們在第一節分析的有關單片機ALE端信號的變化情況，即ALE端為高電平時，單片機P0口的低8位地址信號輸出到74LS374的輸入端，但是輸出端不跟隨輸入端變化，一旦ALE信號變為低電平，這樣便瞬間產生了一個下降沿，但是74LS374需要的是一個上升沿信號才能將數據從輸入端傳進輸出端，為此，必須在ALE與CLK端進行反相。這樣，在單片機整個讀寫數據的過程中，74LS374的輸出端，也就是鎖存的單片機的低8位地址就不再變化了，因為ALE端信號在一次讀寫過程中是始終保持低電平的，不會再次產生下降沿，也就不會再次更新74LS374的輸出端，也同樣完成了單片機低8位地址的鎖存。如圖4-22所示為單片機的下降沿地址鎖存法接線圖。
圖4-22 單片機的下降沿地址鎖存法接線圖
閱讀更多 電子工程師小李 的文章
