由於器件結構所限，嵌入式閃存技術工藝節點的推進要落後於CMOS工藝兩代左右，且差距還有被逐漸拉大的趨勢。尤其在32nm以下節點，標準CMOS邏輯器件將採用高ｋ和金屬柵工藝，而目前的嵌入式存儲解決方案大多還基於傳統的SiO2/Si3N4介質和多晶硅柵的結構。
由於金屬柵和多晶硅柵工藝很難在同一製程中進行整合，所以32nm以下節點的嵌入式閃存技術將面臨新的挑戰。從現有技術積累來看，解決這一難題可能有以下兩種途徑。一種方法是改變SoC的設計思路，基於產品開發成本及週期的考慮，對於很難用SoC方案實現的複雜系統，採用系統級封裝(system in package,SIP)的方法來實現，即通過封裝的方式把兩顆獨立的芯片（如採用金屬柵工藝的CPU芯片與仍採用多晶硅柵工藝的存儲芯片）合封到一起。作為SoC方案的一種靈活補充，這種方法避免了小尺寸節點下存儲工藝與邏輯工藝集成的兼容性難題。另一種思路則是徹底跳出現有閃存結構的限制，選擇更為前瞻的其他非揮發存儲技術，如基於新型存儲原理的阻變存儲器、相變存儲器和磁存儲器等非揮發存儲技術。與現有的嵌入式閃存技術相比，這些新技術的器件尺寸和操作電壓可以進一步減小，同時還具有更快的編程／擦除操作速度（甚至可以達到納秒量級），這是閃存技術所無法企及的。而且這類新型器件多在CMOS工藝的後道進行集成，可以很大程度降低工藝集成的難度。
雖然有諸多優勢，但是上述器件都涉及到新材料的引入。而新材料的生產線製備工藝規範尚未確立，並且在高溫等各種實際應用條件下的可靠性還不穩定，這都是新技術發展所面臨的難題。
閃存器件的發展具有"一代產品、一代工藝、一代結構"的特點，器件的每一步微縮化都不是單純的幾何尺寸縮小，而是伴隨著電學參量、集成工藝乃至材料、機理的調整和革新；而嵌入式閃存技術在不斷進步的過程中還需要進一步考慮外圍電路系統的接口標準與要求，因此將面臨更多的難題。
今後，嵌入式閃存的研究工作應主要集中在以下三個重要方向進行：一是開發基於高ｋ金屬柵材料的嵌入式閃存器件結構及製程，以適應32nm以下節點的電路系統集成；二是基於現有的成熟器件結構，包括SONOS器件與納米晶器件，通過材料和工藝優化，能帶調製，採用更優操作機理等方式，持續提高器件性能與可靠性來適應產品需求，延長技術的生存期；三是積極篩選備選技術，建立相應材料、設備規範，推動新型非揮發存儲技術在特定領域的應用。
閱讀更多 科技大曝光 的文章
