技術帖：薄膜沉積技術及原理

由於上一篇文章中【芯片製備技術（一） -- 薄膜沉積及發展

】對薄膜沉積技術原理方面表述的太籠統，應小夥伴要求，將前文在技術原理上進行展開介紹。此篇文章為純技術文，有建議或者不同看法的小夥伴歡迎評論區討論呀。

前文講過，集成電路產業微納芯片加工工藝過程中根據沉積材料的不同，主要分為絕緣介質薄膜的澱積和導電材料薄膜的沉積。目前，業界較為主流的薄膜沉積技術大類上可劃分為：物理氣相沉積（Physical Vapor Deposition，PVD）、化學氣相沉積（Chemical Vapor Deposition，CVD）、原子層沉積（Atomic Layer Deposition，ALD）

（一）物理氣相沉積 PVD

PVD可以分為熱蒸發沉積（thermal evaporation）和等離子體濺射沉積（plasma sputtering deposition）。其中，根據蒸發方式的不同，熱蒸發沉積又可以細分為電阻蒸發、電子束蒸發、高頻感應蒸發、激光束蒸發沉積等。根據等離子體產生的方法不同，等離子體濺射沉積也可以細分為直流（DC）濺射、射頻（AF）濺射和磁控濺射（sputtering）方式的沉積。微納芯片加工業界中主要用於金屬薄膜的沉積。這裡主要以業界常用的電子束蒸發沉積和磁控濺射沉積為例進行闡述。

（1）電子束蒸發 （Electron Beam Evaporation，EBE）

EBE技術是在很高的真空環境下，將需要蒸發的材料（通常為金屬）置於坩堝中，通過使用電子束，將所要進行蒸鍍的材料進行直接加熱至熔化溫度，使蒸發材料氣化到基底表面凝結沉積的薄膜沉積技術。

電子束蒸發原理圖

工作原理：電子槍經燈絲加熱後，可以發射出熱電子，這些熱電子通常具有初始的動能。在陽極和陰極之間的電場制約條件下，可以在一定的匯聚角度下形成電子束，再在磁場的作用下，由E x B的相互作用進行一定的偏轉，到達坩堝內的蒸發材料表面，實現電-熱能的轉換。到達陽極時，電子束的能量可以達到10Kv以上，在電子束的轟擊區域，蒸發材料的表面溫度可以達到3000~6000 °C，從而使得相應的蒸發材料達到蒸發溫度而氣化。氣化後的蒸發材料直接在基底表面冷凝沉積，達到鍍膜的要求。

（2）磁控濺射（sputtering）

Sputtering技術是指在充有Ar氣的高真空腔體中，通過加高壓，使得腔體中的Ar產生電離生成Ar+陽離子，在正向電場作用下，Ar+離子加速飛向陰極靶材並以較高能量轟擊靶材表面，使靶材表面發生濺射。中性的靶材原子沉積在所需基片上進而形成需要沉積的薄膜。

磁控濺射原理圖

工作原理：在充入Ar氣的腔體中，靶材處於陰極，襯底置於陽極。當兩個電極間的電壓比較小時，只有少量的離子和電子存在；當加大靶材陰極與襯底陽極之間的電壓時，帶電粒子會在所加持的電場力的作用下做加速運動，當與環境中的中性氣體原子碰撞後，會產生更多數量的帶點粒子。當電流達到一定的數量級時，電壓的增加會產生所謂的“雪崩”現象，此時大量的離子轟擊陰極靶材，擊出了靶材陰極上的靶材原子和二次電子，二次電子會與富裕的中性原子發生散射碰撞，產生更多數量的離子，這些離子再次轟擊陰極靶材，如此反覆，形成等離子體輝光放電（俗稱PVD中的起輝現象）。高能量的離子轟擊陰極的靶材表面並濺射出靶材上的原子，進而沉積到陽極襯底表面，從而達到鍍膜的目的。

（二）化學氣相沉積 CVD

化學氣相沉積（chemical vapour deposition,CVD）包括低壓化學氣相沉積（low pressure CVD, LPCVD）、常壓化學氣相沉積（atmosphere pressure CVD, APCVD）、等離子體增強化學氣相沉積（plasma enhanced CVD, PECVD），主要用於介質/絕緣材料薄膜的生長。

化學氣相沉積原理圖

化學氣相沉積是利用加熱或者光輻射等，將兩種或者兩種以上的前驅體（可以是固體，液體，氣體以及組合）導入到同一個反應腔室中，兩種前驅體在相應的溫度下產生化學反應形成目標薄膜材料並沉積在襯底上的過程。

工作原理：

1. 前驅體具有足夠高的蒸汽壓，在液態源和固體源中需要載氣才能將前驅體載入反應腔
2. 對於固態源，大部分都需要加熱才能產生氣相前驅體。
3. 保持傳輸過程中的溫度防止前驅體因為溫度降低而液化或凝華在傳輸管道中。
4. 反應前驅體向襯底表面擴散並吸附。
5. 在所需溫度下，兩種或以上反應前軀體在襯底表面發生化學反應、成核、進而成膜。
6. 襯底上薄膜的延展生長，厚度的增加，達到沉積目標薄膜。

CVD反應的分類及應用

（三）原子層沉積 ALD

近年隨著微納芯片加工工藝過程中，先進技術節點不斷縮小，器件製備過程中，薄膜的臺階覆蓋性及薄膜均勻性要求均不斷提高，原子層沉積（atomic layer deposition，ALD）逐漸受到業界的廣泛關注。ALD技術是由芬蘭科學家最初提出的，當時將在平面顯示器的多晶熒光材料ZnS:Mn 中得到應用，但由於所需薄膜的厚度很大，使用ALD方法的效率很慢而未受到業界的廣泛關注。隨著微電子及微納技術的迅猛發展，器件的特徵尺寸不斷縮小、間隙填充的深寬比不斷增加、材料的特徵尺寸也降低到納米量級，ALD技術優勢變的越來越明顯。

原子層沉積原理圖

ALD技術的過程通常是在經過活性表面處理後的襯底上進行。其主要步驟概括為：

1. 經過活性處理的襯底；
2. 將反應前驅體A通過脈衝的形式通入反應室，使之與襯底表面發生化學吸附至飽和；
3. 利用惰性氣體吹掃清除過剩的反應前驅體A；
4. 將反應前驅體B通過脈衝的形式通入反應室，和襯底上被吸附的反應前驅體A發生反應並達到飽和；
5. 再次通過惰性氣體吹掃清除過剩的反應前驅體B和反應副產物；
6. 步驟(b)- (e)重複至沉積的薄膜到達所需厚度。

這樣的一個循環完成後就可以得到單層的目標化合物。通過重複這樣的ALD循環過程，實現目標化合物的逐層生長，進而對目標產物的沉積厚度進行精確的控制。

需要指出的是，ALD方法既可以沉積介質/絕緣薄膜，也可以進行金屬薄膜的沉積，隨著集成電路節點的不斷縮減，ALD在微納芯片加工中已經越來越不可或缺。

（四）各種薄膜沉積技術的特徵比較

薄膜沉積方法比較

在微納芯片加工工藝中，以上各種薄膜沉積方法的工業適用性都已經很好，但不同工藝步驟需要沉積不同的薄膜，不同的薄膜又對應不同的沉積方法，所以各種沉積方法其實各有其階段優勢。但無論是何種沉積方法，隨著集成電路工藝節點的不斷縮減，對各工藝階段的要求一定越來越高，不斷優化各沉積方法的工藝參數，是提升芯片良率的必要條件。

參考文獻：

[1] Google Patents. 1977.

[2] Materials today, 2014, 17(5): 236-246.

微電子學生黨一枚，以上內容僅代表個人觀點，如有異議及想法，歡迎在評論區討論呀。^_^