臺積電進軍3nm工藝,挑戰物理學“摩爾定律”?

長江後浪推前浪,芯片生產工藝發展歷程就是一本精彩紛呈的史書,是那麼的刻骨銘心!

當人們還在茶餘飯後討論5納米芯片工藝時,臺積電悄悄地走出了堅定的一步——臺積電的3納米芯片實現了近3億平方毫米的晶體管密度,是前一代芯片晶體密度的1.7倍。同時,生產率將提高5%,能耗卻降低了驚人的15%,預計將於2021年下半年開始生產,並將於2022年下半年開始大量生產和投向市場。

臺積電進軍3nm工藝,挑戰物理學“摩爾定律”?

臺積電

這幾年以來,臺灣積體電路公司和三星公司公司都爭相改進3納米生產芯片,但是由於今年爆發了新的冠狀病毒肺炎,雙方也都受到了不小的衝擊和影響。據悉,三星公司的3納米芯片生產計劃也將從2021年延續到2022年。

數據顯示,5納米工藝生產的芯片每平方毫米晶體管的數量達到了驚人的1.713億。

作為世界上最大的半導體芯片生產商,臺灣積體電路公司的客戶包括蘋果,美國的高通驍龍和中國華為等重要芯片以及其它移動終端高科技企業。但是,無論哪個芯片生產商提供芯片,在技術的更新換代過程中都有一個不變的原則,那就是芯片上的晶體管數量越多,生產出來的芯片功率就會降低,並且能效比能夠得到有效的提高。這也是科學家們矢志不渝追求的目標!

簡而言之,芯片製造工廠中使用的技術單位與芯片內部特定區域(例如每平方毫米)中晶體管的數量有著密切的關係。

臺積電進軍3nm工藝,挑戰物理學“摩爾定律”?

芯片工藝發展歷程

例如,目前正在使用7納米技術製造芯片,包括AppleA13、高通驍龍865和華為的海思麒麟990,其晶體管密度約為每平方毫米1億個晶體管。其中,蘋果公司可以為每個A13芯片填充85億個晶體管,這一數據看似平凡,實則意義非凡,它代表著芯片歷史進入了另一個里程碑!

晶體管上,5納米技術下的密度為每平方毫米1.713億個晶體管,這將使Apple5納米A14Bionic芯片擁有150億個晶體管,性能提高10-15%,能耗降低25-30%。

實際上,晶體管對晶體特性的影響與摩爾定律有關。英特爾創始人之一的戈登·普賴(GordonPray)的理論,他在上個世紀60年代認為,集成電路中內置晶體管的數量每18-24個月將增加一倍,生產率將增加一倍。

臺積電進軍3nm工藝,挑戰物理學“摩爾定律”?

集成電路晶體管的摩爾定律

近年來,隨著技術過程的技術接近物理極限,已經出現了“摩爾定律已死”的觀點。但是,似乎該規律的發展仍然非常緩慢。

在3納米芯片生產工藝領域,臺灣積體電路公司三星公司3納米技術採取了不同的方法。

FinFET技術(FinField-EffectTransistor,場效應晶體管)有點是可以人為控制電路中電流和電壓的流動。

三星公司使用GAAMCFET工藝(多橋FET通道),這一獨特的技術使得晶體管更精細,生產率更高,而與此工藝一起生產的3納米芯片與7納米相比將生產率提高了35%,並降低了功耗50%,看起來確實驚豔人心!

業內專家認為,三星公司可以在整個GAA流程中發揮領導作用,即便是半導體領頭羊英特爾可能比三星公司級落後兩到三年。

“GAA將迎來我們科技創新的新紀元。”三星公司市場副總裁RyanLee自豪地談到了這一點。

目前看來,高通也將擁抱3納米的工藝,將於今年晚些時候發佈基於5納米的工藝晶體設備。

臺積電進軍3nm工藝,挑戰物理學“摩爾定律”?

廣泛的研究和探索,讓摩爾定律繼續向前

如果一切都按計劃進行,那麼今年的iPhone12系列將是首批採用5納米芯片技術的智能手機。華為的mate40很可能是首批搭載5納米芯片的安卓智能手機!

前路仍需雙腳走,在科學上面是沒有平坦的大路可走的,只有那在崎嶇小路上攀登不畏勞苦的人,才有希望到達光輝的頂點。我們相信,在人類艱辛的探索中,一定會創造更多的奇蹟,芯片發展將永無止境!


分享到:


相關文章: