在去年的2019年度“三星晶圓代工論壇（Samsung Foundry Forum）”會議上，三星宣佈了3nm工藝，明確會放棄FinFET晶體管，轉向GAA環繞柵極晶體管技術。如今又有消息披露，英特爾在5nm節點將會放棄FinFET，也要轉向GAA。三家晶圓代工巨頭中已經有兩家改變風向，雖然臺積電在其3nm工藝細節上還是秘而不宣，但放棄FinFET工藝似乎也已無懸念。
從平面MOSFET到FinFET 一切都為高集成度芯片
登上舞臺不到十年，如今FinFET卻又要黯然退場，強留似乎已經不可能。但是在市場的需求、技術的進步的大潮之下，從平面MOSFET（金屬氧化物半導體效應晶體管），到FinFET（鰭式場效應晶體管），再到接下來GAA（環繞柵極），一切工藝都是為更高集成度的芯片服務。
自平面MOSFET器件工藝誕生後，特徵尺寸就在不停地縮小，按照摩爾定律的描述，集成度幾乎是18個月翻一番。尺寸的縮小不但降低了單個晶體管的成本，還可以增加晶體管的開關速度。從上個世紀九十年代的多媒體PC，本世紀初的互聯網PC，到2010年代的智能移動設備，這一系列新應用市場的打開與處理器芯片性能提升密切相關。
在晶體管特徵尺寸微縮的過程中，也遇到過各種困難，但是通過將鋁互聯改成銅互聯，在柵極加入High-k材料、引入Stress engineering等方法都可以在不改變平面器件工藝的情況下把尺寸做小。
但是當柵極長度逼近20nm門檻時，對電流的控制能力急劇下降，漏電率也在升高，傳統的平面MOSFET看似走到了盡頭，材料的改變也無法解決問題。
這時候，由加州大學伯克利分校胡正明教授給出了新的設計方案，也就是FinFET晶體管。在FinFET中，溝道不再是二維的，而是三維的“鰭（Fin）”形狀，而柵極則是三維圍繞著“鰭”，這就大大增加了柵極對於溝道的控制能力，從而解決漏電問題。
胡正明在2001年在學界正式提出FinFET方案，但是真正的被商業落實還要等到十年以後。英特爾在FinFET工藝上率先出手，在2011年推出商業化的FinFET工藝技術，之後臺積電也迅速跟進，在16nm節點中使用了FinFET。從16/14nm開始，FinFET成為了半導體器件的主流選擇。
不過，胡正明當初還提出了另一種方案，基於SOI的超博絕緣層上硅體技術FD-SOI（完全耗盡型絕緣硅）晶體管技術。該工藝在製成的芯片在物聯網、汽車、網絡基礎設施、消費類領域也具有一定的市場，三星、格芯、IBM、ST也一直力推，但相較於FinFET工藝，FD-SOI一直在二線徘徊。另外，業內專家也指出，由於其襯底成本高，越往上走的尺寸越難以做小，最高水平最多走到12nm，後續難以為繼。
榮光不到十年 FinFET的替代者出現
自英特爾2011年商業化FinFET工藝技術後，FinFET體系結構也在持續進行改進，以提高性能並減小面積。但是物聯網、大數據、人工智能、智能駕駛等新應用層出不窮，對芯片的性能提出了更高的要求。
到了5nm節點後，雖然已經使用上了EUV光刻技術，但是基於FinFET結構進行的芯片尺寸的縮小，就變得更加困難。FinFET工藝製造、研發成本也越來越高，即使在7nm、5nm仍能堅持，但是再往前似乎已經是力不從心。
圖自《IEEE SPECTRUM》官網
市場對於高性能芯片的渴望不斷推動技術的演進，在人們為3nm節點工藝擔憂的時候，新的環繞柵極（GAA）器件出現了。與FinFET工藝中的立體溝道三面都被柵極圍繞不同，到了GAA，溝道由納米線（nanowire）構成，其四面都被柵極圍繞，從而再度增強柵極對溝道的控制能力，有效減少漏電。
三大晶圓代工巨頭開始轉向 FinFET的退出3nm節點難挽回
在GAA工藝上，三星算是手疾眼快，搶先在英特爾、臺積電之前率先接棒。2018年三星公佈了被稱為多溝道FET（multi-bridge-channel FET，MBCFET）的環繞柵極工藝，事實上多年之前就開始了研發。在2017年的VLSL technology symposium會議上，IBM就發表了與三星和Global Foundries合作研發5nm GAA晶體管。
已披露的信息顯示，三星的3nm工藝分為3GAE、3GAP，後者性能更好，不過首發是第一代GAA晶體管工藝3GAE。三星方面的說法是，基於全新的GAA晶體管結構，三星通過使用納米片設備製造出了MBCFET（Multi-Bridge-Channel FET，多橋-通道場效應管），該技術可以顯著增強晶體管性能，主要取代FinFET晶體管技術。
在7nm、5nm節點，臺積電一直表現很強勢，去年12月高通驍龍865宣佈採用了臺積電最新7nm工藝製程，臺積電的7nm工藝又多了一個大客戶。儘管三星佔據一部分7nm EUV訂單，不過整體來看臺積電在7nm節點，依然是搶佔了最多的客戶訂單。
去年12月，就有消息放出，臺積電的5nm工藝良率已經達到了50%，比當初7nm工藝試產之前還要好，最快今年第一季度就能投入大規模量產，初期月產能5萬片，隨後將逐步增加到7-8萬片，初期產能會被蘋果、華為包下。
為了爭奪晶圓代工龍頭地位，三星也是加足馬力追趕臺積電，去年4月宣佈完成5nm工藝開發，全面使用EUV光刻技術。日前韓媒報道，三星正在加速在韓國華城建設5nm生產工廠V1，已經對主要的設備廠下單，預計6月底之前完成生產線建設。
在7nm、5nm已經位於臺積電之後的三星押注3nm，希望在在這個節點上超越臺積電，因此三星對3GAE工藝給予厚望。此外，三星還計劃在2030年前投資1160億美元鞏固其半導體巨頭地位。
與三星相比，臺積電則顯得異常低調，儘管臺積電宣稱2020年準備量產的5nm製程依舊採用FinFET工藝，但預計其3nm工藝將於2023年甚至提前至2022年量產，只是具體工藝細節仍未公佈。臺積電CEO魏哲家此前提到，他們將在4月29日舉行的臺積電北美技術研討會期間，披露更多3nm的細節信息。
在5nm工藝即將大規模投產的情況下，臺積電正在與客戶就3nm工藝的設計進行合作。魏哲家也透露，在研發中他們有多種技術選擇，也在仔細評估了所有的不同方法，他們的決定是基於技術及成熟度、性能和成本。
外界傳言，臺積電在3nm節點可能沒有三星這麼激進，繼續沿用FinFET工藝的可能性存在，在第二代3nm或2nm上才會升級到GAA晶體管技術。《電子時報》此前消息，臺積電已經在中國臺灣南部科技園獲得了30公頃土地，開始建設3nm工藝晶圓廠，預計2023年開始大規模生產3nm製成的處理器。
考慮到FinFET工藝本身的物理特性限制，臺積電也強調過3nm是全新的，要想保持自身的競爭力，其沿用FinFET可能性不大，轉向GAA是大概率事件。畢竟，身後的三星已經已經啟動GAE環繞柵極晶體管取代目前的FinFET晶體管。
相比於三星、臺積電，英特爾就更是雄心勃勃，各方面消息表明其將在5nm節點直接放棄FinFET晶體管，轉向GAA環繞柵極晶體管。
英特爾最早在22nm節點上首發了FinFET，但是在研發10nm工藝時，由於過於激進的性能目標，遭遇不少困難，導致10nm延遲了多年時間。在5nm節點上轉進GAA工藝，這正好與英特爾“5nm工藝重新奪回領導地位”的承諾相呼應。
在GAA工藝上，英特爾跟進較早，但目前其5nm製成的問世時間尚未明確。英特爾已經宣佈在2021年推出7nm工藝，首發產品是數據中心使用的Ponte Vecchio加速卡。同時，英特爾也提到7nm之後製成技術發展週期將回歸以往的2年升級的節奏，據此推算，其5nm工藝“真容”最快在2023年可見。
結束語
平面工藝晶體管的特徵尺寸縮小持續了數十年，而FinFET工藝商用至今不到十年，對高性能芯片的追求，致使新制成工藝的更新速度越來越快。雖然臺積電尚未明確在3nm工藝是否放棄FinFET工藝，但是三星、英特爾兩大晶圓代工巨頭已轉向GAA工藝的情況，似乎也預示在更先進的節點上，FinFET將走向終結。
閱讀更多 觀察者網 的文章
