Gen-Z, 隨5G而來的高速線接口

Gen-Z

Gen-Z 其實是一堆行業巨頭不滿意 Intel 技術壟斷和演進的情況下，合作搞出的新型高速互連標準，AMD、ARM、博通、Cray、戴爾 EMC、HPE、華為、IBM、聯想、Mellanox (NVIDIA)、美光、紅帽、三星、希捷、SK 海力士、西數、賽靈思等等都在其中，從唐僧_huangliang分享的數據來看，CPU，模組，網絡，服務器，存儲，連接器，操作系統，硬盤，FPGA的龍頭老大都已經齊聚一堂，好像也看到無處不在的大陸連接器線纜龍頭大哥，立迅精密,我們相信在各位大哥的栽培下，將來Gen-Z一定能在5G時代流行.

Gen-Z標準的協會會員

關於Gen-Z

Gen-Z架構專注於提供高效率、高帶寬和低延遲.

Gen-Z 面向數據中心和服務器市場，是一種以內存為中心的總線結構式協議，具備高帶寬、低延遲、先進工作負載、良好兼容性和經濟性等優點.

通過利用經過驗證的裝載/存儲模型實現高效率。簡化了Gen-Z硬件接口層，從而最大限度地減少了對軟件層的需求。消除這種複雜性、開銷和誘導系統延遲可以顯著提高系統性能。

高帶寬以兩種方式實現。Gen-Z支持非對稱通信路徑，這意味著可以將更多通道專用於讀取路徑而不是寫入路徑，反之亦然。此外，Gen-Z支持多種信令速率，包括16,25,32,56和112 GT / s,總而言之，這些功能將使Gen-Z能夠跟上行業不斷增長的速度需求，同時還允許將Gen-Z通信路徑調整為特定的工作負載流量模式.

通過減少軟件堆棧來實現低延遲,與傳統的服務器存儲和大量分層的網絡堆棧不同，Gen-Z採用輕量級軟件接口，直接對硬件進行內存讀寫操作.

Gen-Z為何又開始受關注

不久前，Intel 出貨了支持 PCIe 5.0 的新款 Agilex FPGA（英特爾預計客戶將使用Agilex FPGA開發網絡，5G，人工智能和加速數據分析解決方案，稱該芯片可提供更快的網絡吞吐量和更低的延遲，此外，微軟表示，它計劃利用FPGA在Azure雲服務，必應和其他數據中心服務中加速實時人工智能，網絡和其他應用或基礎設施），並採用 10nm 工藝，現在，Gen-Z 聯盟又發佈了這一高速互連標準的最新 1.1 版本，也加入了 PCIe 5.0.

AMD 剛剛引領開啟了 PCIe 4.0 時代，下一代的 PCIe 5.0 標準就已經開始上路了，PCIe 3.0 標準還是遙遠的 2010 年發佈的，所以在制定新標準的時候，PCI-SIG 組織同步規劃了 PCIe 4.0、PCIe 5.0，其中後者已在今年 5 月底完工，這意味著產業隨時可以利用它打造相關技術和產品了。

Gen-Z 1.0 標準採用 PCIe 物理層和修改的 IEEE 802.3 以太網電氣層標準，但在物理層上只定義了 PCIe 4.0，因此每通道速度最快只有 25GT/s，要想充分利用標準的全部性能，也必須滿足 PHY 物理層面的所有規定.

Gen-Z 1.1 則引入了 PCIe 5.0，每通道速度提高到 32GT/s，同時在比較寬鬆的技術限制下，就可以實現 Gen-Z-E-PAM4-50G-Fabric 鏈接，原始數據率 53.125GT/s，一切都以達到更高的傳輸速度、更低的延遲為目標，畢竟這也是該標準的初衷.

更多技術細節這裡就不具體展開了，相信未來也會有越來越多的 PCIe 5.0 技術和產品迅速出現，至於說過渡性質比較大的 PCIe 4.0 是不是就沒價值了，當然也並非如此，畢竟全面商用和普及 PCIe 5.0 仍需時日，對於很多渴求高帶寬的高性能計算、網絡應用來說，PCIe 4.0 已經可以解決燃眉之急，後續過渡到 PCIe 5.0 也非常方便.

Gen-Z高速接口大揭秘

不久前，GEN-Z還沒有炙手可熱，最近德意,TE,Molex,立迅,HST,KS等業界高速線大廠，都有開始重新推廣GEN-Z產品，從唐僧_huangliang分享的數據來看，Gen-Z高速接口的優勢.

另類RSD：複用PCIe pin提升整體內存帶寬

Gen-Z可以連接3D XPointMemory嗎？我想Intel應該不太可能為Apache Pass提供Gen-Z接口吧；除了DRAM主內存之外，Gen-Z也可以用於連接處理器和SCM存儲級內存、GPU/FPGA等，通過引入Gen-Z Switch還可以實現多個資源池的通用互連.

如果有Gen-Z Fabric Switch，它還能用於服務器外部互連，在機架級池化內存這個場景中，Gen-Z還提供了複用PCIe引腳來提升整體內存帶寬的能力.

上圖應該只是一個Demo，可以通過Gen-Z連接的組件包括SoC、DRAM內存、Flash閃存、SCM、GPU、高性能GPU（尺寸較大）、FPGA模塊等.

在更小連接器上跑出更高帶寬（25-100GB/s）

於當前PCIe生態系統的發達，支持Gen-Z的系統可能會包含Gen-Z接口邏輯+ PCIe Root Complex的組合，物理配置上二者都可以通過Switch來擴展。PCIe不需要操作系統改動，而Gen-Z也利用邏輯PCI設備（LPD）的概念採取了類似的支持策略.

通過Switch，Gen-Z還支持I/O組件在多個系統（主機）之間的共享，號稱可以較低的成本和複雜性提供PCIe MR-IOV的主要價值。在我印象中使用MR-IOV的服務器產品不多，DellPowerEdge VRTX是其中一款，主要是實現了Shared PERC8 RAID卡在刀片服務器之間的共享.

看到Gen-Z 112GT/s的速率，我猜測每個通道使用了4x28G SerDes（衍生自網絡常用的IEEE 802.3 PHY），所以我們看到Gen-Z1C的連接器比PCIe x1要長一些（主要是信號部分金手指較多），這一點看2C和4C插槽更加明顯。

按4個28G SerDes實際跑到100Gb/s有效速率來計算，Gen-Z 1C的雙向帶寬是25GB/s，4C就是100GB/s，已經超過了連接器尺寸更長的PCIe Gen4 x16（雙向接近64GB/s）。至於112、224和448GB/s這幾個數值，不知是多少年後Roadmap上的吧？

對於前文中提到和PCIe共用引腳的情況，應該是Gen-Z也能兼容PCIe的PHY，此時速率應該就沒有優勢了，只是上面跑不同的協議.