STM32F103 系統架構
STM32F103 在小容量、中容量和 大容量產品中，主系統由以下部分構成：
一、四個驅動單元：
- Cortex™-M3 內核 DCode 總線(D-bus)，和系統總線(S-bus)；
- 通用 DMA1 和通用 DMA2。
二、四個被動單元
- 內部 SRAM；
- 內部閃存存儲器；
- FSMC；
- AHB 到 APB 的橋(AHB2APBx)，它連接所有的 APB 設備。
具體的系統架構，如圖所示
在圖中，我們可以看到，Cortex-M3 核心，主要通過 ICode，DCode，System三種總線，與外設進行連接。
ICode 總線直接連接到內部的 Flash 外設接口， 指令預取在此總線上完成。DCode 總線通過總線矩陣與閃存存儲器的數據接口相連接(常量加載和調試訪問)。
System 總線（系統總線）通過總線矩陣，協調著內核和 DMA 間的訪問。
其他內部外設和 Cortex-M3 內核之間的數據和訪問交換，都是需要總線矩陣進行訪問仲裁。總線矩陣協調內核系統總線和 DMA 主控總線之間的訪問仲裁，仲裁利用輪換算法。總線矩陣包含4個驅動部件（CPU的DCode、系統總線、DMA1總線和 DMA2 總線）和 4 個被動部件（閃存存儲器接口（FLITF）、 SRAM、 FSMC和 AHB2APB 橋）。
DMA 總線將 DMA 的 AHB 主控接口與總線矩陣相聯，總線矩陣協調著 CPU的 DCode 和 DMA 到 SRAM、閃存和外設的訪問。
AHB 外設通過總線矩陣與系統總線相連，允許 DMA 訪問。兩個 AHB/APB 橋在 AHB 和 2 個 APB 總線間提供同步連接。 APB1 操作速度限於 36MHz， APB2操作於全速（最高 72MHz）。
如果感覺文章還不錯歡迎大家收藏轉發。
分享到:
閱讀更多 智凡桑普雷德 的文章
