完整的TOP-DOWN設計流程如圖1.2所示，TOP-DOWN設計從總體行為設計、寄存器傳輸（RTL）級描述，經過邏輯綜合得到網表，最終得到物理實現為止。四個階段都要分別進行仿真，即行為級仿真、RTL仿真、門級仿真和後仿真。四級仿真貫穿系統硬件設計全過程。上一階段的仿真結果為下一階段的仿真提供有用信息。因此，在系統設計早期就能發現設計中存在的問題，並儘可能在早期設計階段就解決這些問題。這是TOP-DOWN設計方法的突出特點之一。
圖1.2 TOP-DOWN 設計流程
進行一項新的電路與系統設計，設計伊始，極有可能在行為級仿真時就不能通過，這說明設計者對所要設計的電路與系統的功能理解有誤，必須重新認識該電路與系統。經反覆修改、調試，直到行為級仿真通過，驗證了設計者對電路與系統的認識的正確性。此後，RTL級仿真可能通不過，此時，問題只可能出現在對信號流向、時序的認識方面，而不用再懷疑對系統的認識是否正確。同理，此後若門級仿真通不過，則只需查看與門級延時等相關的問題。最後，後仿真通不過時，只排查寄生參數帶來的延時問題即可。
這正是自頂向下設計與自底向上設計的不同之處。可以想象，當採用自底向上設計時，所面臨的問題將包括：對系統的認識、信號流走向、時序問題、門級延時、寄生參數等所有問題。當電路與系統變得越來越複雜時，這些問題的解決會變得十分困難，甚至無法解決。這正是自頂向下設計方法日益成為主流設計方法的重要原因。
TOP-DOWN設計的特點之二是自動化。如在上述TOP-DOWN設計的第三階段，由EDA工具自動完成綜合。又如在上述TOP-DOWN設計的第四階段，由EDA工具自動燒錄FPGA/CPLD或進行自動佈局佈線產生集成電路版圖。現代的EDA設計一般均採用瞭如上所述的TOP-DOWN設計方法。TOP-DOWN設計方法的特點和優勢其實直接體現於其設計步驟中。
閱讀更多 時氪分享 的文章
